MIPI 接口的sensor问题 MIPI接口的DSI的驱动问题 39.1 CSI结构
39-5图，显示了CMOS摄像头接口的框图，它包含了2个控制寄存器(Control Register 1和3)来建立接口的时序以及中断产生，另外个控制器
(Control Register 2)用来产生统计数据，还有个状态寄存器，接口逻辑，数据包逻辑，CCIR时序编码，中断控制，主时钟产生源，统计数据产生，
32*32图像数据接受FIFO(RxFIFO),还有16*32统计数据FIFO(StatFIFO).
39.2 CSI接口信号描述
CSI模块和外部的CMOS图像传感器的接口如下：
.CSI_VSYNCinput Vertical Sync(Start of Frame) 摄像头传输进CSI接口，是场同步接口，提供起始帧
.CSI_HSYNCinput Horizontal Sync(Blank Signal) 摄像头传输进CSI接口，是行同步接口，提供行同步信号，判断消隐信号
.CSI_D[7:0] input 8-bit摄像头数据总线（传输YUV,YCC,RGB，或者Bayer等数据）
.CSI_MCLKoutput Sensor Master Clock 该接口是CSI输出接口，提供给外部摄像头的主时钟
.CSI_PIXCLK input pixel Clock 该接口是摄像头输出的像素时钟，般都等于MCLK主时钟
在CSI的RxFIFO和eMMA的预处理块PrP之间有条用来快速传输数据的数据线. 该数据线可以enabled或者disabled。
当该bus enabled时，CSI的RxFIFO会从AHB总线上取消，并且连接到PrP上。任何CPU或者DMA通道到RxFIFO寄存器的请求读取都将被忽略(因为连接到PrP上了)
所有的CSI中断都被MASK防止软件访问FIFO以及相关的状态寄存器。
RxFIFO设定Full level等为4/8/16 Words,如果是24words那么内部逻辑认为是8Words.
用户使用RxFIFO的full level来参考数据格式和线性宽度，来确保传输的帧是个完整的帧， 图像的大小(in Words)必须是RxFIFO设定的full level
的整数倍。
关系如下：
数据格式 每个像素包含的byte数目 每个Words包含的像素数目 RxFIFO Full level等 所需要的线宽(line Width)
YUV422 22 4/8/16Words 8/16/32的倍数
YCC422 22 同上 8/16/32的倍数
RGB565 22 同上 8/16/32的倍数
RGB888 41 同上 4/8/16的倍数
Bayer 14 16/32/64的倍数  相关产品：MIPI , 接口的sensor问题 , MIPI接口的DSI的驱动问题
北京淼森波信息技术有限公司（MISENBO）成立于2015年，是家技术服务型公司。即为中小型、初创型企业提供硬件开发配套服务和硬件测试服务。秉承“为中小型企业降低成本，提高工作效率”的服务宗旨。
主要提供硬件开发代测服务、开放实验室租赁、仪器租赁及实验室信息化管理等业务。
主要代测业务有：以太网一致性测试试、USB2.0 接口一致性测试、USB3.0 接口一致性测试、HDMI接口一致性测试、MIPI接口一致性测试、I2C和SPI测试、CAN/LAN测试、DDR测试、眼图测试、抖动测试、时序测试、时钟电路测试、电源纹波测试、电路稳定性测试、上电初始化可靠性测试、阻抗测试、噪声测试、功率测试、安规测试、漂移测试、器件的增益、馈线测试、S参数测试、驻波比测试、频率测量、WIFII测试、蓝牙测试、频率特性测试、静电放电测试、GSM/LTE测试等。 更新时间：2024/5/6 17:33:30
标签：MIPI 接口的sensor问题 MIPI接口的DSI的驱动问题 |
